화웨이가 5월 25일 상하이 IEEE 국제 회로·시스템 심포지엄(ISCAS 2026)에서 미국 수출 제재를 우회하는 새로운 반도체 기술 '타우(τ) 스케일링 법칙'과 이를 실제 칩에 적용한 설계 방식 '로직폴딩(LogicFolding)'을 공개했다. 화웨이는 지난 6년간 이 원리를 바탕으로 스마트폰·AI용 칩 381개를 이미 설계·양산했다고 밝혔다.

타우 스케일링 법칙은 반도체 업계 50년 표준인 무어의 법칙을 대체하는 개념으로, 트랜지스터를 더 작게 만드는 대신 칩 내부 신호가 이동하는 시간을 줄이는 데 집중한다. 로직폴딩은 이 법칙을 구현하는 설계 방식으로, 기존 평면(2D) 회로를 3D로 수직 적층해 1㎟당 트랜지스터 수를 이전 세대 대비 53.5% 늘린 238 MTr/mm²까지 끌어올렸다고 화웨이는 주장했다.

이와 함께 성능 코어 전력 효율은 41%, 최대 클럭 속도는 12.7% 향상돼 약 3.1 GHz에 달한다고 밝혔다. 화웨이는 로직폴딩 구조를 처음 완전 적용한 키린(Kirin) 스마트폰 칩을 올가을 출시하고, 이 방식으로 2031년까지 1.4nm 공정에 동등한 집적도(400+ MTr/mm²)를 달성한다는 로드맵도 제시했다.

다만 DGA그룹 반도체 애널리스트 폴 트리올로는 "3D 적층으로 밀도 이득을 낼 수는 있지만, 전체 공정 문제를 해결했다는 뜻은 아니다"라며 수치 해석에 신중해야 한다고 지적했다.